imm f"1" $lr0/1000
gbfn $aluf $lr2/1000
imm i"1" $lr4/1000
gmwrite $lr2 $lx0; lxor $ln0v $lm0 $omr1
fvadd $r0 $s0 $s0/$imr1; lxor $ln8v $lm0 $omr1
fvadd $r0 $s1 $s1/$imr1; lxor $ln16v $lm0 $omr1
fvadd $r0 $s2 $s2/$imr1; lxor $ln24v $lm0 $omr1
fvadd $r0 $s3 $s3/$imr1; lxor $ln0v $lm2 $omr1
fvadd $r0 $s4 $s4/$imr1; lxor $ln8v $lm2 $omr1
fvadd $r0 $s5 $s5/$imr1; lxor $ln16v $lm2 $omr1
fvadd $r0 $s6 $s6/$imr1; lxor $ln24v $lm2 $omr1
fvadd $r0 $s7 $s7/$imr1; lxor $ln0v $lm4 $omr1
fvadd $r0 $s8 $s8/$imr1; lxor $ln8v $lm4 $omr1
fvadd $r0 $s9 $s9/$imr1; lxor $ln16v $lm4 $omr1
fvadd $r0 $s10 $s10/$imr1; lxor $ln24v $lm4 $omr1
fvadd $r0 $s11 $s11/$imr1; lxor $ln0v $lm6 $omr1
fvadd $r0 $s12 $s12/$imr1; lxor $ln8v $lm6 $omr1
fvadd $r0 $s13 $s13/$imr1; lxor $ln16v $lm6 $omr1
fvadd $r0 $s14 $s14/$imr1; lxor $ln24v $lm6 $omr1
fvadd $r0 $s15 $s15/$imr1
l1bmrffadd $s0v $lb0
l1bmm $lbi $r8v; l1bmrffadd $s4v $lb0
l1bmm $lbi $r12v; l1bmrffadd $s8v $lb0
l1bmm $lbi $r16v; l1bmrffadd $s12v $lb0
l1bmm $lbi $r20v; gbfn $lr8v $nowrite
gmmul $lx $aluf $ls0v $lr8v;
gbfn $lr16v $nowrite
gmmul $lx $aluf $ls8v $lr16v
nop
fvadd $s0v4 $r10v4 $nowrite
fftoi $mauf $nowrite
isub $aluf $r4 $s0v $omr1
ipassa $r4 $n33v2/$imr1
zero $lls0v
zero $llr8v
lxor $ln0v $lm8 $omr1
fvadd $r0 $s0 $s0/$imr1; lxor $ln8v $lm8 $omr1
fvadd $r0 $s1 $s1/$imr1; lxor $ln16v $lm8 $omr1
fvadd $r0 $s2 $s2/$imr1; lxor $ln24v $lm8 $omr1
fvadd $r0 $s3 $s3/$imr1; lxor $ln0v $lm10 $omr1
fvadd $r0 $s4 $s4/$imr1; lxor $ln8v $lm10 $omr1
fvadd $r0 $s5 $s5/$imr1; lxor $ln16v $lm10 $omr1
fvadd $r0 $s6 $s6/$imr1; lxor $ln24v $lm10 $omr1
fvadd $r0 $s7 $s7/$imr1; lxor $ln0v $lm12 $omr1
fvadd $r0 $s8 $s8/$imr1; lxor $ln8v $lm12 $omr1
fvadd $r0 $s9 $s9/$imr1; lxor $ln16v $lm12 $omr1
fvadd $r0 $s10 $s10/$imr1; lxor $ln24v $lm12 $omr1
fvadd $r0 $s11 $s11/$imr1; lxor $ln0v $lm14 $omr1
fvadd $r0 $s12 $s12/$imr1; lxor $ln8v $lm14 $omr1
fvadd $r0 $s13 $s13/$imr1; lxor $ln16v $lm14 $omr1
fvadd $r0 $s14 $s14/$imr1; lxor $ln24v $lm14 $omr1
fvadd $r0 $s15 $s15/$imr1
l1bmrffadd $s0v $lb0
l1bmm $lbi $r8v; l1bmrffadd $s4v $lb0
l1bmm $lbi $r12v; l1bmrffadd $s8v $lb0
l1bmm $lbi $r16v; l1bmrffadd $s12v $lb0
l1bmm $lbi $r20v; gbfn $lr8v $nowrite
gmmul $lx $aluf $ls0v $lr8v;
gbfn $lr16v $nowrite
gmmul $lx $aluf $ls8v $lr16v
nop
fvadd $s0v4 $r10v4 $nowrite
fftoi $mauf $nowrite
isub $aluf $r4 $s0v $omr1
ipassa $r4 $n41v2/$imr1
zero $lls0v
zero $llr8v
lxor $ln0v $lm16 $omr1
fvadd $r0 $s0 $s0/$imr1; lxor $ln8v $lm16 $omr1
fvadd $r0 $s1 $s1/$imr1; lxor $ln16v $lm16 $omr1
fvadd $r0 $s2 $s2/$imr1; lxor $ln24v $lm16 $omr1
fvadd $r0 $s3 $s3/$imr1; lxor $ln0v $lm18 $omr1
fvadd $r0 $s4 $s4/$imr1; lxor $ln8v $lm18 $omr1
fvadd $r0 $s5 $s5/$imr1; lxor $ln16v $lm18 $omr1
fvadd $r0 $s6 $s6/$imr1; lxor $ln24v $lm18 $omr1
fvadd $r0 $s7 $s7/$imr1; lxor $ln0v $lm20 $omr1
fvadd $r0 $s8 $s8/$imr1; lxor $ln8v $lm20 $omr1
fvadd $r0 $s9 $s9/$imr1; lxor $ln16v $lm20 $omr1
fvadd $r0 $s10 $s10/$imr1; lxor $ln24v $lm20 $omr1
fvadd $r0 $s11 $s11/$imr1; lxor $ln0v $lm22 $omr1
fvadd $r0 $s12 $s12/$imr1; lxor $ln8v $lm22 $omr1
fvadd $r0 $s13 $s13/$imr1; lxor $ln16v $lm22 $omr1
fvadd $r0 $s14 $s14/$imr1; lxor $ln24v $lm22 $omr1
fvadd $r0 $s15 $s15/$imr1
l1bmrffadd $s0v $lb0
l1bmm $lbi $r8v; l1bmrffadd $s4v $lb0
l1bmm $lbi $r12v; l1bmrffadd $s8v $lb0
l1bmm $lbi $r16v; l1bmrffadd $s12v $lb0
l1bmm $lbi $r20v; gbfn $lr8v $nowrite
gmmul $lx $aluf $ls0v $lr8v;
gbfn $lr16v $nowrite
gmmul $lx $aluf $ls8v $lr16v
nop
fvadd $s0v4 $r10v4 $nowrite
fftoi $mauf $nowrite
isub $aluf $r4 $s0v $omr1
ipassa $r4 $n49v2/$imr1
zero $lls0v
zero $llr8v
lxor $ln0v $lm24 $omr1
fvadd $r0 $s0 $s0/$imr1; lxor $ln8v $lm24 $omr1
fvadd $r0 $s1 $s1/$imr1; lxor $ln16v $lm24 $omr1
fvadd $r0 $s2 $s2/$imr1; lxor $ln24v $lm24 $omr1
fvadd $r0 $s3 $s3/$imr1; lxor $ln0v $lm26 $omr1
fvadd $r0 $s4 $s4/$imr1; lxor $ln8v $lm26 $omr1
fvadd $r0 $s5 $s5/$imr1; lxor $ln16v $lm26 $omr1
fvadd $r0 $s6 $s6/$imr1; lxor $ln24v $lm26 $omr1
fvadd $r0 $s7 $s7/$imr1; lxor $ln0v $lm28 $omr1
fvadd $r0 $s8 $s8/$imr1; lxor $ln8v $lm28 $omr1
fvadd $r0 $s9 $s9/$imr1; lxor $ln16v $lm28 $omr1
fvadd $r0 $s10 $s10/$imr1; lxor $ln24v $lm28 $omr1
fvadd $r0 $s11 $s11/$imr1; lxor $ln0v $lm30 $omr1
fvadd $r0 $s12 $s12/$imr1; lxor $ln8v $lm30 $omr1
fvadd $r0 $s13 $s13/$imr1; lxor $ln16v $lm30 $omr1
fvadd $r0 $s14 $s14/$imr1; lxor $ln24v $lm30 $omr1
fvadd $r0 $s15 $s15/$imr1
l1bmrffadd $s0v $lb0
l1bmm $lbi $r8v; l1bmrffadd $s4v $lb0
l1bmm $lbi $r12v; l1bmrffadd $s8v $lb0
l1bmm $lbi $r16v; l1bmrffadd $s12v $lb0
l1bmm $lbi $r20v; gbfn $lr8v $nowrite
gmmul $lx $aluf $ls0v $lr8v;
gbfn $lr16v $nowrite
gmmul $lx $aluf $ls8v $lr16v
nop
fvadd $s0v4 $r10v4 $nowrite
fftoi $mauf $nowrite
isub $aluf $r4 $s0v $omr1
ipassa $r4 $n57v2/$imr1