imm i"0x3FF00000" $r[0,2,4,6]
lxor $lm0v $ln0 $omr1
dvpassa $lr0v $lr8v/$imr1;lxor $lm0v $ln2 $omr1
dvpassa $lr0v $lr8v/$imr1;lxor $lm0v $ln4 $omr1
dvpassa $lr0v $lr8v/$imr1;lxor $lm0v $ln6 $omr1
dvpassa $lr0v $lr8v/$imr1;lxor $lm0v $ln8 $omr1
dvpassa $lr0v $lr8v/$imr1;lxor $lm0v $ln10 $omr1
dvpassa $lr0v $lr8v/$imr1;lxor $lm0v $ln12 $omr1
dvpassa $lr0v $lr8v/$imr1;lxor $lm0v $ln14 $omr1
dvpassa $lr0v $lr8v/$imr1;lxor $lm0v $ln16 $omr1
dvpassa $lr0v $lr8v/$imr1;lxor $lm0v $ln18 $omr1
dvpassa $lr0v $lr8v/$imr1;lxor $lm0v $ln20 $omr1
dvpassa $lr0v $lr8v/$imr1;lxor $lm0v $ln22 $omr1
dvpassa $lr0v $lr8v/$imr1;lxor $lm0v $ln24 $omr1
dvpassa $lr0v $lr8v/$imr1;lxor $lm0v $ln26 $omr1
dvpassa $lr0v $lr8v/$imr1;lxor $lm0v $ln28 $omr1
dvpassa $lr0v $lr8v/$imr1;lxor $lm0v $ln30 $omr1
dvpassa $lr0v $lr8v/$imr1
nop
dftoi $lr8v $lr8v
msr $aluf $ls16v
lor $lr8v $aluf $ls24v
msr $aluf $nowrite
msr $aluf $nowrite
lor $aluf $ls24v $lr8v
l1bmrlbor $aluf $lb0
lxor $lm8v $ln0 $omr1
dvpassa $lr0v $lr16v/$imr1;lxor $lm8v $ln2 $omr1
dvpassa $lr0v $lr16v/$imr1;lxor $lm8v $ln4 $omr1
dvpassa $lr0v $lr16v/$imr1;lxor $lm8v $ln6 $omr1
dvpassa $lr0v $lr16v/$imr1;lxor $lm8v $ln8 $omr1
dvpassa $lr0v $lr16v/$imr1;lxor $lm8v $ln10 $omr1
dvpassa $lr0v $lr16v/$imr1;lxor $lm8v $ln12 $omr1
dvpassa $lr0v $lr16v/$imr1;lxor $lm8v $ln14 $omr1
dvpassa $lr0v $lr16v/$imr1;lxor $lm8v $ln16 $omr1
dvpassa $lr0v $lr16v/$imr1;lxor $lm8v $ln18 $omr1
dvpassa $lr0v $lr16v/$imr1;lxor $lm8v $ln20 $omr1
dvpassa $lr0v $lr16v/$imr1;lxor $lm8v $ln22 $omr1
dvpassa $lr0v $lr16v/$imr1;lxor $lm8v $ln24 $omr1
dvpassa $lr0v $lr16v/$imr1;lxor $lm8v $ln26 $omr1
dvpassa $lr0v $lr16v/$imr1;lxor $lm8v $ln28 $omr1
dvpassa $lr0v $lr16v/$imr1;lxor $lm8v $ln30 $omr1
dvpassa $lr0v $lr16v/$imr1
l1bmm $lbi $ln32v
dftoi $lr16v $lr16v
msr $aluf $ls16v
lor $lr16v $aluf $ls24v
msr $aluf $nowrite
msr $aluf $nowrite
lor $aluf $ls24v $lr16v
l1bmrlbor $aluf $lb0
lxor $lm16v $ln0 $omr1
dvpassa $lr0v $lr24v/$imr1;lxor $lm16v $ln2 $omr1
dvpassa $lr0v $lr24v/$imr1;lxor $lm16v $ln4 $omr1
dvpassa $lr0v $lr24v/$imr1;lxor $lm16v $ln6 $omr1
dvpassa $lr0v $lr24v/$imr1;lxor $lm16v $ln8 $omr1
dvpassa $lr0v $lr24v/$imr1;lxor $lm16v $ln10 $omr1
dvpassa $lr0v $lr24v/$imr1;lxor $lm16v $ln12 $omr1
dvpassa $lr0v $lr24v/$imr1;lxor $lm16v $ln14 $omr1
dvpassa $lr0v $lr24v/$imr1;lxor $lm16v $ln16 $omr1
dvpassa $lr0v $lr24v/$imr1;lxor $lm16v $ln18 $omr1
dvpassa $lr0v $lr24v/$imr1;lxor $lm16v $ln20 $omr1
dvpassa $lr0v $lr24v/$imr1;lxor $lm16v $ln22 $omr1
dvpassa $lr0v $lr24v/$imr1;lxor $lm16v $ln24 $omr1
dvpassa $lr0v $lr24v/$imr1;lxor $lm16v $ln26 $omr1
dvpassa $lr0v $lr24v/$imr1;lxor $lm16v $ln28 $omr1
dvpassa $lr0v $lr24v/$imr1;lxor $lm16v $ln30 $omr1
dvpassa $lr0v $lr24v/$imr1
l1bmm $lbi $ln40v
dftoi $lr24v $lr24v
msr $aluf $ls16v
lor $lr24v $aluf $ls24v
msr $aluf $nowrite
msr $aluf $nowrite
lor $aluf $ls24v $lr24v
l1bmrlbor $aluf $lb0
lxor $lm24v $ln0 $omr1
dvpassa $lr0v $lr32v/$imr1;lxor $lm24v $ln2 $omr1
dvpassa $lr0v $lr32v/$imr1;lxor $lm24v $ln4 $omr1
dvpassa $lr0v $lr32v/$imr1;lxor $lm24v $ln6 $omr1
dvpassa $lr0v $lr32v/$imr1;lxor $lm24v $ln8 $omr1
dvpassa $lr0v $lr32v/$imr1;lxor $lm24v $ln10 $omr1
dvpassa $lr0v $lr32v/$imr1;lxor $lm24v $ln12 $omr1
dvpassa $lr0v $lr32v/$imr1;lxor $lm24v $ln14 $omr1
dvpassa $lr0v $lr32v/$imr1;lxor $lm24v $ln16 $omr1
dvpassa $lr0v $lr32v/$imr1;lxor $lm24v $ln18 $omr1
dvpassa $lr0v $lr32v/$imr1;lxor $lm24v $ln20 $omr1
dvpassa $lr0v $lr32v/$imr1;lxor $lm24v $ln22 $omr1
dvpassa $lr0v $lr32v/$imr1;lxor $lm24v $ln24 $omr1
dvpassa $lr0v $lr32v/$imr1;lxor $lm24v $ln26 $omr1
dvpassa $lr0v $lr32v/$imr1;lxor $lm24v $ln28 $omr1
dvpassa $lr0v $lr32v/$imr1;lxor $lm24v $ln30 $omr1
dvpassa $lr0v $lr32v/$imr1
l1bmm $lbi $ln48v
dftoi $lr32v $lr32v
msr $aluf $ls16v
lor $lr32v $aluf $ls24v
msr $aluf $nowrite
msr $aluf $nowrite
lor $aluf $ls24v $lr32v
l1bmrlbor $aluf $lb0
l1bmm $lbi $ln56v